¿Î³Ì±³¾° ¡¡¡¡¡¡¡¡¡¡¡¡Xilinx¿ª·¢¹¤³Ìʦ±ØÓ®nn699net-±ØÓ®nn699net |
FPGAϵͳÉè¼Æ³õ¼¶°àÅàѵ¿Î³ÌÖ÷Òª°ïÖúѧԱ¾¡¿ìÕÆÎÕ FPGA µÄ¿ª·¢Á÷³ÌºÍÉè¼Æ·½·¨£¬ÒÔ¹¤³Ìʵ¼ùΪÀý£¬ÑÐò½¥½øµÄѧϰFPGAµÄ¼¯³É¿ª·¢»·¾³£¬¿ª·¢Á÷³ÌÒÔ¼°Ó²¼þµç·Éè¼ÆµÈ³£Ê¶¡£Ã¿´Î¿Î³Ì¶¼ÅäÓÐÏà¹ØÊµÕ½ÑµÁ·£¬Ã¿¸öʵսѵÁ·ÌâÄ¿¶¼¿ÉÒÔÔÚFPGAÓ²¼þƽ̨ÉϽøÐÐÏÂÔØÑéÖ¤¡£Í¨¹ýʵս£¬Ñ§Ô±¿ÉÒÔ¸üºÃµÄÀí½âÏû»¯¿ÎÌó£Ê¶£¬¹¤³Ìʵ¼ùˮƽ»áµÃµ½Ñ¸ËÙÌá¸ß¡£ |
¿Î³ÌÄ¿±ê |
ÅàÑøÑ§Ô±Ñ¸ËÙÕÆÎÕºÍʹÓÃFPGAÊý×Öϵͳ¿ª·¢¹¤¾ß¡¢¿ª·¢Á÷³Ì£¬Äܹ»¶ÀÁ¢½øÐгõ²½µÄFPGAϵͳÉè¼Æ¡£¾¹ýÅàѵ£¬Ñ§Ô±¿ÉÒÔÕÆÎÕHDLÓïÑԵijõ²½¿ª·¢ÄÜÁ¦£¬²¢ÇÒ½â¾öFPGA²úÆ·¿ª·¢¹ý³ÌÖеij£¼ûÎÊÌâ£¬ÕÆÎÕ»ùÓÚFPGAµÄÉè¼ÆºÍµ÷ÊÔ·½·¨¡£ |
ÅàÑø¶ÔÏó |
FPGAϵͳµÄAppºÍÓ²¼þ¿ª·¢¹¤³Ìʦ£»µç×ÓÀàרҵµÄ´óѧÉúºÍÑо¿Éú£»µç×Ó²úÆ·Éè¼Æ°®ºÃÕß¡£ |
ÈëѧҪÇó |
ѧԱѧϰ±¾¿Î³ÌÓ¦¾ß±¸ÏÂÁлù´¡³£Ê¶£º
¡ôµç·ϵͳµÄ»ù±¾¸ÅÄî¡£ |
°à¼¶¹æÄ£¼°»·¾³--ÈÈÏß:4008699035 ÊÖ»ú:15921673576/13918613812( ΢ÐÅͬºÅ) |
¼á³ÖС°àÊڿΣ¬Îª±£Ö¤ÅàѵЧ¹û£¬Ôö¼Ó»¥¶¯»·½Ú£¬Ã¿ÆÚÈËÊýÏÞ3µ½5ÈË¡£ |
ÉÏ¿Îʱ¼äºÍµØµã |
ÉϿεص㣺¡¾ÉϺ£¡¿£ºÍ¬¼Ã´óѧ(»¦Î÷)/гǽð¿¤ÉÌÎñÂ¥(11ºÅÏß°×ÒøÂ·Õ¾) ¡¾ÉîÛÚ·Ö²¿¡¿£ºÓ°Æ¬´óÏÃ(µØÌúÒ»ºÅÏß´ó¾çÔºÕ¾)/ÉîÛÚ´óѧ³É½ÌÔº ¡¾±±¾©·Ö²¿¡¿£º±±¾©ÖÐɽѧԺ/¸£öδóÂ¥ ¡¾ÄϾ©·Ö²¿¡¿£º½ð¸Û´óÏÃ(ºÍÑà·) ¡¾Î人·Ö²¿¡¿£º¼ÑÔ´´óÏ㨸ßжþ·£© ¡¾³É¶¼·Ö²¿¡¿£ºÁì¹ÝÇø1ºÅ£¨ÖкʹóµÀ£© ¡¾ÉòÑô·Ö²¿¡¿£ºÉòÑôÀí¹¤´óѧ/ÁùÕ¬Õ鯷 ¡¾Ö£ÖÝ·Ö²¿¡¿£ºÖ£ÖÝ´óѧ/½õ»ª´óÏà ¡¾Ê¯¼Òׯ·Ö²¿¡¿£ººÓ±±¿Æ¼¼´óѧ/Èð¾°´óÏà ¡¾¹ãÖÝ·Ö²¿¡¿£º¹ãÁ¸´óÏà ¡¾Î÷°²·Ö²¿¡¿£ºÐͬ´óÏÃ
½ü¿ª¿Îʱ¼ä(ÖÜÄ©°à/Á¬Ðø°à/Íí°à£©£ºXilinx¿ª·¢¹¤³Ìʦ°à¿ª¿Îʱ¼ä£º2023Äê4ÔÂ10ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
ʵÑéÉ豸 |
¡¡ ¡î×ÊÉ³ÌʦÊÚ¿Î
¡î×¢ÖØÖÊÁ¿
¡î±ß½²±ßÁ·
¡îºÏ¸ñѧԱÃâ·ÑÍÆ¼ö¹¤×÷
רע¸ß¶ËÅàѵ17Ä꣬ÊﺣÌṩµÄ¿Î³ÌµÃµ½±¾ÐÐÒµµÄ¹ã·ºÈϿɣ¬Ñ§Ô±µÄÄÜÁ¦
µÃµ½´ó¼ÒµÄÈÏͬ£¬Êܵ½ÓÃÈ˵¥Î»µÄ¹ã·ºÔÞÓþ¡£
¡ïʵÑéÉ豸Çëµã»÷Õâ¶ù²é¿´¡ï |
ÐÂÓÅ»Ý |
¡ôÔÚ¶ÁѧÉúƾѧÉúÖ¤£¬¿ÉÓÅ»Ý500Ôª¡£
¡¡¡¡¡¡Í¬Ê±±¨Ñ¡¡¶FPGAÓ¦ÓÃÉè¼Æ¸ß¼¶°à¡·£¬¼´ÏíÊÜÓÅ»Ý! |
ÖÊÁ¿±£ÕÏ |
1¡¢Åàѵ¹ý³ÌÖУ¬ÈçÓв¿·ÖÄÚÈÝÀí½â²»Í¸»òÏû»¯²»ºÃ£¬¿ÉÃâ·ÑÔÚÒÔºó±ØÓ®nn699net-±ØÓ®nn699netÖÐÖØÌý£»
2¡¢¿Î³ÌÍê³Éºó,ÊÚ¿ÎÀÏʦÁô¸øÑ§Ô±ÊÖ»úºÍEmail,±£ÕÏÅàѵЧ¹û,Ãâ·ÑÌṩ°ëÄêµÄ¼¼ÊõÖ§³Å¡£
3¡¢ÅàѵºÏ¸ñѧԱ¿ÉÏíÊÜÃâ·ÑÍÆ¼ö¾ÍÒµ»ú»á¡£ |
ʦ×ÊÍÅ¶Ó |
¡ô¡¾ÕÔÀÏʦ¡¿
FPGA¿Î³Ì½ðÅÆ½²Ê¦£¬ÏîÄ¿¾Ñé·Ç³£·á¸»£¬15ÄêFPGA/DSPϵͳӲ¼þ¿ª·¢¹¤×÷¾Ñé¡£ÊìϤÕû¸öEDAÉè¼ÆÁ÷³Ì£¬ÊìÁ·Ê¹ÓÃAlter¡¢Xinlinx,ModelSim¿ª·¢¹¤¾ß£¬¾«Í¨Verilog
HDLÓïÑÔºÍVHDLÓïÑÔ£¬¾«Í¨Nios II EDS/SOPC¡¢¡¢IPºË¡¢PCI PLX 9054Êý¾Ý²É¼¯¿¨µÈ¿ª·¢¡£
¡ô¡¾³ÂÀÏʦ¡¿
×ÊÉîFPGA¿ª·¢¹¤³Ìʦ,FPGAÅàѵ¿Î³Ì½ðÅÆ½²Ê¦£¬ÓÐ8ÄêµÄFPGAºÍDSPϵͳӲ¼þ¿ª·¢¾Ñé,½ü4ÄêÀ´Ò»Ö±´ÓÊÂÊÓÆµºÍͼÏñ´¦ÀíÁìÓòµÄ¸ßËÙDSPϵͳӲ¡¢AppºÍFPGAϵͳµÄÉè¼ÆºÍ¿ª·¢£¬¾ßÓзdz£·á¸»µÄ¸ßËÙϵͳÉè¼Æ¾Ñ飬¾«Í¨TIÆóÒµµÄC6000ϵÁиßËÙDSPºÍAlteraÆóÒµµÄȫϵÁÐFPGA/CPLD¡£
¸ü¶àʦ×ÊÁ¦Á¿Çë²Î¼ûÊﺣʦ×ÊÍŶӣ¬Çëµã»÷Õâ¶ù²é¿´¡£ |
¿Î³Ì½ø¶È°²ÅÅ |
¿Î³Ì´ó¸Ù£¨±¾½Ìѧ·½°¸ÓÐÁ½ÖÖÓïÑÔ°æ±¾£¬Èç¹ûѧԱÏëѧVHDLÓïÑÔ±à³Ì£¬´ó¼Ò¿É¸ù¾ÝÒªÇóµ÷Õû£© |
µÚÒ»½×¶Î |
µÚÒ»½×¶ÎµÄ¿Î³ÌÖ÷Òª°ïÖúѧԱÁ˽âFPGAϵͳÉè¼ÆµÄ»ù´¡³£Ê¶£¬ÕÆÎÕFPGAСϵͳӲ¼þµç·Éè¼Æ·½·¨£¬Ñ§»á²Ù×÷ISEAppÀ´Íê³ÉFPGAµÄÉè¼ÆºÍ¿ª·¢¡£ |
1.¿É±à³ÌÂß¼Éè¼Æ¼¼Êõ¸Å¿ö
2.ÏÂÒ»´ú¿É±à³ÌÂß¼Éè¼Æ¼¼ÊõÕ¹Íû
3.¿É±à³ÌÂß¼Æ÷¼þÓ²¼þÉϵÄËÄ´ó·¢Õ¹Ç÷ÊÆ
4.EDAAppÉè¼Æ·½·¨¼°·¢Õ¹Ç÷ÊÆ
5.FPGAµÄÉè¼ÆÁ÷³Ì
6.FPGAµÄ³£Óÿª·¢¹¤¾ß
7.FPGAµÄ»ù±¾½á¹¹
8.Ö÷Á÷µÍ³É±¾FPGA оƬ
9.FPGAоƬµÄÑ¡ÐͲßÂÔÏê½â
10.FPGA¹Ø¼üµç·µÄÉè¼Æ£¨Ð¡µç·Éè¼Æ£©£º
11.1 FPGA¹Ü½ÅÉè¼Æ
11.2 ÏÂÔØÅäÖÃÓëµ÷ÊÔ½Ó¿Úµç·Éè¼Æ
11.3 RS-232´®¿Ú
11.4 ×Ö·ûÐÍÒº¾§ÏÔʾÆ÷½Ó¿Úµç·Éè¼Æ
11.5 µçÔ´µç·Éè¼Æ
11.6 ¸´Î»µç·Éè¼Æ
11.7 ²¦Â뿪¹Øµç·Éè¼Æ
11.8 i2c×ÜÏßµç·Éè¼Æ
11.9 ʱÖÓµç·Éè¼Æ
11.10 ͼÐÎÒº¾§µç·Éè¼Æ
11.FPGAоƬµÄµÄ½á¹¹
12.1 FPGAµÄ½á¹¹¡¢ÄÚ²¿Âß¼µ¥Ôª¼°½Ó¿Ú
12.2 Ö÷Á÷µÍ³É±¾FPGAµÄ½á¹¹¡¢ÄÚ²¿Âß¼µ¥Ôª¼°½Ó¿Ú
12.3 FPGAµÄ²¼Ïß²ßÂÔ
|
1. ʵսһ£ºÔÚFPGA¿ª·¢°åÉÏÔËÐÐÒ»¸ö½Ó¿ÚʵÑé³ÌÐò-½»Í¨µÆµÄÉè¼ÆÊµÏÖ£¬ÈçºÎ¿ØÖÆRed,Green,YellowµÆÔÚÄϱ±¶«Î÷¸÷¸ö·½ÏòµÄ½»ÌæÔË×÷¡£
ѵÁ·¿ÎÌ⣺¡°½»Í¨µÆµÄÉè¼ÆÊµÏÖ¡±
ʵÑéÒªµã£º
1.1 ISE¹¤³Ì´´½¨¼°ÊôÐÔÉèÖÃ
1.2 ISEÔ´ÎļþÉè¼ÆÊäÈ뷽ʽ
1.3 ISEÔ¼ÊøÉè¼Æ
1.4 ISE¹¤³Ì±àÒë
1.5 ISE¹¦ÄÜ·ÂÕæ
1.6 ISEʱÐò·ÂÕæ
1.7 ISEÓ²¼þÏÂÔØ |
µÚ¶þ½×¶Î |
ÊìÁ·ÕÆÎÕÓ²¼þÃèÊöÓïÑÔ(Verilog
HDL)ÊÇFPGA¹¤³ÌʦµÄ»ù±¾ÒªÇó¡£Í¨¹ý±¾½Ú¿Î³ÌµÄѧϰ£¬Ñ§Ô±¿ÉÒÔÁ˽âĿǰÁ÷ÐеÄVerilog HDLÓïÑԵĻù±¾Óï·¨£¬ÕÆÎÕVerilog
HDLÓïÑÔÖг£ÓõĻù±¾Óï·¨¡£Í¨¹ý±¾½Ú¿Î³Ìѧϰ£¬Ñ§Ô±¿ÉÒÔÉè¼ÆÒ»Ð©¼òµ¥µÄFPGA³ÌÐò£¬ÕÆÎÕ×éºÏÂß¼ºÍʱÐòÂß¼µç·µÄÉè¼Æ·½·¨¡£Í¨¹ýʵսѵÁ·£¬Ñ§Ô±¿ÉÒÔ¶ÔVerilog
HDLÓïÑÔÓиüÉîÈëµÄÀí½âºÍÈÏʶ¡£ |
1.Verilog
HDLÓïÑԸſö
2.Verilog HDLÓïÑÔÂ߼ϵͳ
3.Verilog HDL²Ù×÷ÊýºÍ²Ù×÷·û
4.Verilog HDLºÍVHDLÓïÑԵĶԱÈ
5.Verilog HDLÑ»·Óï¾ä
6.Verilog HDL³ÌÐòµÄ»ù±¾½á¹¹
7.Verilog HDLÓïÑÔµÄÊý¾ÝÀàÐͺÍÔËËã·û
8.Verilog HDLÓïÑԵĸ³ÖµÓï¾äºÍ¿éÓ×èÈûºÍ·Ç×èÈû¸³ÖµÓï¾äµÄÇø±ð
9.Verilog HDLÓïÑÔµÄÌõ¼þÓï¾ä£¬°üÀ¨IFÓï¾äºÍCASEÓï¾äµÄµäÐÍÓ¦ÓÃ
10.Verilog HDLÓïÑÔµÄÆäËû³£ÓÃÓï¾ä
11.Verilog HDLÓïÑÔʵÏÖ×éºÏÂß¼µç·
12.Verilog HDLÓïÑÔʵÏÖʱÐòÂß¼µç·
|
1. ʵսѵÁ·¶þ£º
ѵÁ·¿ÎÌ⣺¡°¶à·ѡÔñÆ÷µÄÉè¼Æ¡±
ʵÑéÒªµã£º
1.1 ISEApp²Ù×÷
1.2 ×éºÏÂß¼µç·Éè¼ÆÊµÏÖ
1.3 IFÓï¾äºÍCASEÓï¾äµÄʹÓÃ
2. ʵսѵÁ·Èý£º
ѵÁ·¿ÎÌ⣺¡°ÅÜÂíµÆÉè¼ÆÊµÏÖ¡±
ʵÑéÒªµã£º
2.1 ISEApp²Ù×÷
2.2 ʱÐòÂß¼µç·Éè¼ÆÊµÏÖ
2.3 ·ÖƵÔÀíºÍʵÏÖ·½·¨
3. ʵսѵÁ·ËÄ£º
ѵÁ·¿ÎÌ⣺¡°£·¶ÎÊýÂë¹Ü²âÊÔʵÑé-ÒÔ¶¯Ì¬É¨Ã跽ʽÔÚ£¸Î»ÊýÂë¹Ü¡°Í¬Ê±¡±ÏÔʾ£°-£·¡±
ʵÑéÒªµã£º
3.1 ISEApp²Ù×÷
3.2 Á˽âÈçºÎ°´Ò»¶¨µÄƵÂÊÂÖÁ÷Ïò¸÷¸öÊýÂë¹ÜµÄCOM¶ËËͳöµÍµçƽ£¬Í¬Ê±Ëͳö¶ÔÓ¦µÄÊý¾Ý¸ø¸÷¶Î¡£
3.3 ÏÈÈݶà¸öÊýÂë¹Ü¶¯Ì¬ÏÔʾµÄ·½·¨¡£ |
µÚÈý½×¶Î |
ËäÈ»ÀûÓõڶþ½×¶Î¿Î³Ìѧµ½µÄHDL»ù±¾Óï·¨¿ÉÒÔÍê³É´ó²¿·ÖµÄFPGA¹¦ÄÜ£¬µ«Ïà¶Ô¸´ÔÓµÄFPGAϵͳÉè¼ÆÖУ¬Èç¹ûÄܹ»ºÏÀíµÄÓ¦ÓÃVerilog
HDLµÄ¸ß¼¶Óï·¨½á¹¹£¬¿ÉÒԴﵽʰ빦±¶µÄЧ¹û¡£Í¨¹ýµÚÈýÌì¿Î³ÌµÄѧϰ£¬Ñ§Ô±¿ÉÒÔÕÆÎÕÈÎÎñ£¨TASK£©£¬º¯Êý£¨FUNCTION£©ºÍÓÐÏÞ״̬»ú£¨FSM£©µÄÉè¼Æ·½·¨£¬¿ÉÒÔ¸üºÃµÄÕÆÎÕFPGAµÄÉè¼Æ¼¼Êõ¡£´ËÍ⣬±¾½Ú¿Î³Ì»¹ÏÈÈÝÁËISEAppµÄÁ½¸ö³£Óõĸ߼¶¹¤¾ß£¬¿ÉÒÔÌá¸ßFPGAÉè¼ÆºÍµ÷ÊÔµÄЧÂÊ¡£ |
1.
TASKºÍFUNCTIONÓï¾äµÄÓ¦Óó¡ºÏ
2. Verilog HDL¸ß¼¶Óï·¨½á¹¹£ÈÎÎñ£¨TASK£©
3. Verilog HDL¸ß¼¶Óï·¨½á¹¹£ÈÎÎñ£¨FUNCTION£©
4. ÓÐÏÞ״̬»ú(FSM)µÄÉè¼ÆÔÀí¼°Æä´úÂë·ç¸ñ
5. Âß¼×ۺϵÄÔÔòÒÔ¼°¿É×ۺϵĴúÂëÉè¼Æ·ç¸ñ
6. ÔÚÏßÂß¼·ÖÎöÒÇʹÓ÷½·¨
|
1. ʵսѵÁ·Î壺
ѵÁ·¿ÎÌ⣺¡°µäÐÍ״̬»úÉè¼ÆÊµÀý¡±
ʵÑéÒªµã£º
1.1 FSMÉè¼Æ·½·¨
1.2 ״̬»úµÄ±àÂ루Binary¡¢gray-code¡¢one-hotµÈ£©
1.3 ״̬»úµÄ³õʼ»¯×´Ì¬ºÍĬÈÏ״̬£¨ÍêÕû״̬»úÉè¼Æ£©
1.4 ״̬»úµÄ״̬¶¨Òå·ç¸ñ
1.5 ״̬»úµÄ±àд·ç¸ñ
2. ʵսѵÁ·Áù£º
ѵÁ·¿ÎÌ⣺¡°²¦Â뿪¹ØÉè¼ÆÊµÑ顱
ʵÑéÒªµã£º
2.1 ISEÊäÈ뷽ʽ
2.2 ÔÚÏßµ÷ÊÔ
2.3 Á˽ⲦÂ뿪¹ØµÄ¹¤×÷ÔÀí¼°µç·Éè¼Æ
3. ʵսѵÁ·Æß£º
ѵÁ·¿ÎÌ⣺¡°¾ØÕó¼üÅÌÉè¼ÆÊµÑ顱
ʵÑéÒªµã£º
3.1 ÊäÈ뷽ʽ
3.2 ÁË½â¾ØÕó¼üÅ̵Ť×÷ÔÀí¼°µç·Éè¼Æ
4. ʵսѵÁ·°Ë£ºÂß¼·ÖÎöÒÇʵÑé
4.1 Âß¼·ÖÎöÒÇ·ÖÎöÁ÷³Ì
4.2 Âß¼·ÖÎöÒÇʹÓü¼ÇÉ
|
µÚËĽ׶Π|
Ëæ×ÅFPGAоƬµÄÐÔÄܺÍÃܶȲ»¶ÏÌá¸ß,
»ùÓÚFPGAµÄSOPCϵͳÕýÔÚÖð½¥³ÉÊì²¢ÇÒÔںܶàÁìÓòµÃµ½ÁËÓ¦ÓᣵÚËĽ׶ογÌÖ÷Òª¸øÑ§Ô±ÏÈÈÝXilinxÆóÒµ»ùÓÚÈíºËµÄSoPCϵͳÉè¼ÆÁ÷³ÌºÍ·½·¨¡£Í¨¹ýÓ²¼þ¿ª·¢°åÉϵÄSoPCϵͳÉè¼ÆÊµÑ飬ѧԱÄܹ»Ìå»áSoPC¼¼Êõ¸øÏµÍ³Éè¼Æ´øÀ´µÄÁé»îÐÔ¡£ºóͨ¹ýFPGA×ÛºÏÉè¼ÆÊµÑ飬ѧԱÍê³É¶ÔËÄÌìѧϰÄÚÈݵĻع˺Í×ܽᡣ |
1.
»ùÓÚFPGAϵͳ×é³ÉÔÀíºÍµäÐÍ·½°¸
2. XilinxÆóÒµµÄ½â¾ö·½°¸
3. FPGAµÄ±à³Ì˼ÏëµÄ×ܽá
4. FPGAÓ²¼þ¿ª·¢µÄ˼·
5. FPGAµ÷ÊÔ·½·¨ |
1. ʵսѵÁ·¾Å£º
ѵÁ·¿ÎÌ⣺¡°´æ´¢Æ÷¶Áд²âÊÔ¡±
ʵÑéÒªµã£º
2.1 FPGAµ÷ÊÔ·½·¨
2.2 FPGAApp¿ª·¢Á÷³Ì
2. ʵսѵÁ·Ê®£º
ѵÁ·¿ÎÌ⣺¡°FPGA×ÛºÏÉè¼ÆÊµÑ顱
ѵÁ·ÄÚÈÝ£º Õë¶ÔÒ»¸ö×ÛºÏÐÔʵÑéÌâÄ¿£¬Ñ§Ô±¶ÀÁ¢Íê³ÉÐèÇó·ÖÎö£¬½á¹¹Éè¼Æ£¬´úÂëÉè¼Æ£¬·ÂÕæÑéÖ¤ºÍ³ÌÐòÏÂÔØ¹Ì»¯¡£
ʵÑéÒªµã£º |
µÚÎå½×¶Î |
1.ʵսѵÁ·Ê®Ò»£º
ѵÁ·¿ÎÌ⣺¡°ÊýÂë¹Ü½øÎ»ÓëË¢ÐÂ×ÛºÏÉè¼ÆÊµÑ顱
²½ÖèÒ»¡¢Ïêϸһ¸öÆÌµæÐÔʵÑ飬ͨ¹ýËü½²½âÊýÂë¹Ü¸÷ÖÖ½øÎ»µÄ·½·¨£¬Óë½øÎ»´úÂëµÄ±àд£¬ÆäÖÐ×¢Ò⣺
a.ÊýÂë¹ÜÕûÌåˢкÍÊýÂë¹Ü¶¯Ì¬É¨ÃèÏÔʾµÄÇø±ðºÍÁªÏµ£¬ÔõÑù±àд´úÂë
b.±à³ÌÖÐ×¢ÒâFPGAµÄ¾«Ë裺²¢ÐÐÔËÐÐ
c.×¢ÒâÔÚ´«µÝÊý¾ÝµÄ¹ý³ÌÖУ¬²ÉÓÃʲô·½·¨±È½ÏºÃ
²½Öè¶þ¡¢Ñ§Ô±×Ô¼º±àдһ¸öÊý×ÖʱÖÓ³ÌÐò
a.ѵÁ·Ñ§Ô±¾ÙÒ»·´ÈýµÄÄÜÁ¦
b.×¢ÒâÒ»Ð©ÌØÊâÓ÷¨
²½ÖèÈý¡¢×ܽáѧԱµÄ³ö´íÔÒò£¬¸ø³ö½â¾ö·½·¨
2.ʵսѵÁ·Ê®¶þ£º
ѵÁ·¿ÎÌ⣺¡°·äÃùÆ÷ÔõÑùÑÝ×àÒôÀÖ£¬ÔõÑùÑÝ×àÁº×£µÄÇú×Ó¡±
²½ÖèÒ»¡¢Ïêϸһ¸öÆÌµæÐÔʵÑ飬ͨ¹ýËü½²½âÔõÑùͨ¹ý·ÖƵÀ´ÊµÏÖÒô½×ºÍÒôµ÷£¬ÆäÖÐ×¢Ò⣺
a.״̬»úµÄ¸ß¼¶Ó÷¨
b.ÔõÑù·ÖƵ
c.×¢ÒâÔÚ´«µÝÊý¾ÝµÄ¹ý³ÌÖУ¬²ÉÓÃʲô·½·¨±È½ÏºÃ
²½Öè¶þ¡¢Ñ§Ô±×Ô¼º±àдһ¸öÊý×ÖʱÖÓ³ÌÐò
a.ѵÁ·Ñ§Ô±¾ÙÒ»·´ÈýµÄÄÜÁ¦
b.×¢ÒâÒ»Ð©ÌØÊâÓ÷¨
²½ÖèÈý¡¢×ܽáѧԱµÄ³ö´íÔÒò£¬¸ø³ö½â¾ö·½·¨
3.ʵսѵÁ·Ê®Èý£º
1. ÄÚÈݵĻعËÓëÄѵãÏû»¯£¬½âÒÉ´ð»ó
2.±à³ÌÖоÙÒ»·´ÈýºÍÈÚ»ã¹áͨѵÁ·
3. FPGAµÄ³ÌÐò¹Ì»¯·½·¨ |
µÚÁù½×¶Î Modelsim ·ÂÕæ |
1¡¢Testbench ±àд
2¡¢Modelsim»·¾³
3¡¢Modelsim·ÂÕæÁ÷³Ì
4¡¢Modlesim·ÂÕæ¹¤³ÌºÍAppʹÓá£
5¡¢Modelsim°¸Àý
6¡¢Modelsim·ÂÕæÊµÕ½ÑµÁ· |
µÚÆß½×¶Î |
³£Ê¶Ïê½â£º
1.×Ö·ûÐÍÒº¾§ÏÔʾÔÀí
2.ͼÐÎÒº¾§ÏÔʾÔÀí
3.Òº¾§ÏÔʾÔÀíÏê½â
4.I2CÐÒéÔÀíÓë±à³Ì |
1. ʵսѵÁ·Ê®ËÄ£º
ѵÁ·¿ÎÌ⣺1602×Ö·ûÐÍÒº¾§ÏÔʾʵÑé
ѵÁ·ÄÚÈÝ£º ͨ¹ýʵÑé³ä·ÖÀí½â×Ö·ûÐÍÒº¾§µÄÏÔʾÔÀí£¬ÊÇÔõÑùͨ¹ý´úÂëÌåÏֵģ¬Õë¶ÔÒ»¸ö×ÛºÏÐÔʵÑéÌâÄ¿£¬Ñ§Ô±¶ÀÁ¢Íê³ÉÐèÇó·ÖÎö£¬½á¹¹Éè¼Æ£¬´úÂëÉè¼Æ£¬·ÂÕæ¡£
2. ʵսѵÁ·Ê®Î壺
ѵÁ·¿ÎÌ⣺¡°128x64ͼÐÎÒº¾§ÏÔʾʵÑ顱
ѵÁ·ÄÚÈÝ£º ͨ¹ýʵÑé³ä·ÖÀí½â×ÖͼÐÎÒº¾§µÄÏÔʾÔÀí£¬ÊÇÔõÑùͨ¹ý´úÂëÌåÏÖµÄÕë¶ÔÒ»¸ö×ÛºÏÐÔʵÑéÌâÄ¿£¬Ñ§Ô±¶ÀÁ¢Íê³ÉÐèÇó·ÖÎö£¬½á¹¹Éè¼Æ£¬´úÂëÉè¼Æ£¬·ÂÕæ¡£
£³. ʵսѵÁ·Ê®Áù£º
ѵÁ·¿ÎÌ⣺¡°I2C¶ÁдEEPROMʵÑ顱
ѵÁ·ÄÚÈÝ£º ͨ¹ýʵÑé³ä·ÖÀí½âI2CÐÒéÔÀí£¬ÓÃI2CÐÒéʵÏÖ¶ÔEEPROMµÄ¶Áд²Ù×÷£¬ÑÝʾÊÇÔõÑùͨ¹ý´úÂëÌåÏÖµÄÕë¶ÔÒ»¸ö×ÛºÏÐÔʵÑéÌâÄ¿£¬Ñ§Ô±¶ÀÁ¢Íê³ÉÐèÇó·ÖÎö£¬½á¹¹Éè¼Æ£¬´úÂëÉè¼Æ£¬·ÂÕæ¡£ |