ÐòºÅ
|
¿Î
³Ì Ãû
³Æ |
Åà
ѵ Ŀ
±ê |
½ü¿ª¿Îʱ¼ä
|
ѧ
ÆÚ |
оƬ¡¢¼¯³Éµç·Éè¼ÆÏµÁбØÓ®nn699net-±ØÓ®nn699net
|
D1 |
´óÐÍRISC´¦ÀíÆ÷Éè¼Æ±ØÓ®nn699net-±ØÓ®nn699net |
´óÐÍRISC´¦ÀíÆ÷Éè¼ÆÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D2 |
ADC/DAC±ØÓ®nn699net-±ØÓ®nn699net |
±¾¿Î³Ì½²ÊÚÊý¾Ýת»»Æ÷µÄÌØÐÔ¡¢½á¹¹¡¢×é³Éµ¥Ôª¡¢Éè¼ÆÒªµã¡¢Ð£×¼¼¼Êõ¡¢µÍ¹¦ºÄÉè¼Æ¼¼ÊõÒÔ¼°Éè¼ÆÊµÀýµÈÄÚÈÝ£¬Í¨¹ý±¾¿Î³ÌµÄѧϰ£¬¿ÉÒÔ»ù±¾ÕÆÎÕÊý¾Ýת»»Æ÷µÄÉè¼ÆÔÀí¡¢Éè¼Æ·½·¨¡¢¹Ø¼üµç·Éè¼ÆµãµÈ£¬Ìá¸ßÊý¾Ýת»»Æ÷Éè¼ÆµÄÒ»´Î³É¹¦ÂÊ¡£ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D3 |
RTL codeÓëSOC¹Ø¼ü¼¼Êõ±ØÓ®nn699net-±ØÓ®nn699net |
¡°RTL codeÓëSOC¹Ø¼ü¼¼Êõ¡±¿Î³ÌΪÊý×Ö¼¯³Éµç·ǰ¶ËÉè¼ÆµÄרÌâ½ø½×Àà¿Î³Ì£¬ÄÚÈݰüº¬SOCÉè¼Æ¡¢RTL´úÂë·ç¸ñ¡¢RTL codeÓëVLSIÌåϵ¼Ü¹¹¡¢×¨ÌâÕë¶ÔÐÔLABµÈÄÚÈÝ£»²¢ÔÚ´Ë»ù´¡ÉϽ²ÊÚÌá¸ßÉè¼ÆÐ§ÂÊ¡¢µç·µ÷ÊÔ¼¼ÇÉÒÔ¼°µç·ÓÅ»¯µÈ¸ß¼¶»°Ìâ¡£°ïÖúÑ§Ô±ÕÆÎÕ»ùÓÚSYNOPSY EDA TOOLS¹¹³ÉµÄÍêÕûASICÉè¼ÆÁ÷³Ì¡£Í¨¹ý±¾¿Î³ÌµÄѧϰ£¬Ñ§Ô±Äܹ»ÊìϤµäÐÍÊý×ÖSOCÉè¼Æ£¬RTL´úÂë·ç¸ñ±àд£¬²¢¾ß±¸Öм¶ÒÔÉϵÄÊý×Öµç·Éè¼ÆË®Æ½¡£ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D4 |
Êý×Ö¼¯³Éµç·ǰ¶Ë¶àʱÖÓÉè¼Æ×¨Ìâ°à |
±¾´Î¿Î³Ì½²ÊÚPLLÔÀí£¬½á¹¹£¬Ó¦Ó㬸÷¹¦ÄÜÄ£¿éÒÔ¼°¶¥²ã¾ßÌåʵÏÖ·½°¸¡£Í¨¹ý±¾¿Î³ÌÅàѵ£¬Ñ§Ô±¿ÉÒÔÕÆÎÕPLLµÄÉè¼ÆÁ÷³Ì£¬²¢ÇÒÄܹ»°´ÕÕÉè¼ÆÖ¸±êÒªÇó£¬ÊµÏÖPLLµÄÉè¼ÆÓë·ÂÕæ£¬ÕÆÎÕPLLÖйؼüÄ£¿éµÄÉè¼Æ·½·¨ÒÔ¼°Ìá¸ßÐÔÄܵľßÌå·½°¸¡£ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D5 |
PLLÉè¼ÆÊµÕ½Ìá¸ß°à |
±¾´Î¿Î³Ì½²ÊÚPLLÔÀí£¬½á¹¹£¬Ó¦Ó㬸÷¹¦ÄÜÄ£¿éÒÔ¼°¶¥²ã¾ßÌåʵÏÖ·½°¸¡£Í¨¹ý±¾¿Î³ÌÅàѵ£¬Ñ§Ô±¿ÉÒÔÕÆÎÕPLLµÄÉè¼ÆÁ÷³Ì£¬²¢ÇÒÄܹ»°´ÕÕÉè¼ÆÖ¸±êÒªÇó£¬ÊµÏÖPLLµÄÉè¼ÆÓë·ÂÕæ£¬ÕÆÎÕPLLÖйؼüÄ£¿éµÄÉè¼Æ·½·¨ÒÔ¼°Ìá¸ßÐÔÄܵľßÌå·½°¸¡£ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D6 |
Ä£Äâ¸ß¼¶±ØÓ®nn699net-±ØÓ®nn699net |
Ä£Äâ¸ß¼¶Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
|
Êý×ÖÉè¼Æ³õ¡¢Öм¶±ØÓ®nn699net-±ØÓ®nn699net |
Êý×ÖÉè¼Æ³õ¡¢Öм¶Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D7 |
Êý×ÖÉè¼Æ¸ß¼¶±ØÓ®nn699net-±ØÓ®nn699net |
±¾¿Î³Ì½«ÏòѧÉúÌṩ¼¯³Éµç·Éè¼ÆµÄÀíÂÛÓëʵÀýÏà½áºÏµÄÅàÑøÑµÁ·£¬½²Êö°üÀ¨µç·Éè¼ÆÓë·ÂÕæ¡¢°æÍ¼Éè¼ÆºÍÑéÖ¤ÒÔ¼°¼ÄÉú²ÎÊýÌáÈ¡µÄÍêÕûÈ«¶¨ÖƼ¯³Éµç·Éè¼ÆÁ÷³ÌÒÔ¼°CADENCEÓëICÖÆÔì³§É̵ŤÒÕ¿âÅäºÏµÈÄÚÈÝ¡£Í¨¹ýϵͳµÄÀíÂÛѧϰÓëÉÏ»úʵ¼ù£¬Ñ§Éú¿ÉÕÆÎÕ¼¯³Éµç·Éè¼ÆÁ÷³ÌÒÔ¼°¸÷½×¶ÎËùʹÓõŤ¾ß£¬²¢ÄܽøÐм¯³Éµç·µÄÉè¼Æ¹¤×÷¡£ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D8 |
Êý×ÖICǰ¶ËÉè¼Æ¸ß¼¶±ØÓ®nn699net-±ØÓ®nn699net |
±¾¿Î³Ì½²ÊÚ»ùÓÚSynopsys EDA tools¹¹³ÉµÄASIC/SOCÊý×Öµç·ǰ¶Ë¿ª·¢Á÷³Ì£¬ÊÚ¿ÎÄÚÈݰüÀ¨µç·¿ª·¢Ç°ÆÚµÄϵͳ¶¨Òå¡¢¹¦ÄÜ»®·Ö¡¢RTL´úÂë±àд¼¼ÇÉ¡¢Ñé֤ƽ̨TestBench±àд¼¼ÇÉ¡¢µç··ÂÕæ¼¼ÇÉ¡¢ASIC×ۺϼ¼Êõ¡¢ASIC¾²Ì¬Ê±Ðò·ÖÎö¼¼Êõ¡¢DFTÉè¼ÆµÈ¡£Ñ§Ô±Í¨¹ýÔËÓÃÊý×ÖÂß¼¡¢Ó²¼þÃèÊöÓïÑÔÍê³ÉÒ»¸öÖеȹæÄ£µÄרÌâÏîÄ¿Éè¼Æ£¬Ôڿγ̹ý³ÌÖÐÕÆÎÕÊý×Ö¼¯³Éµç·µÄcoding¡¢·ÂÕæ¡¢×ۺϡ¢¾²Ì¬Ê±Ðò·ÖÎö¡¢¿É²âÐÔÉè¼Æ¡¢Ò»ÖÂÐÔÑéÖ¤µÈһϵÁÐÊý×Öµç·ǰ¶ËÁ÷³ÌÖеÄÉè¼Æ¼¼ÇÉ£¬ÖÕʹѧԱ´ïµ½ÄܶÀÁ¢Íê³ÉÖеȹæÄ£µç·ģ¿éµÄǰ¶ËÉè¼ÆË®Æ½¡£ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D9 |
Synopsys App±ØÓ®nn699net-±ØÓ®nn699net£¨ÉÏ£© |
±¾¿Î³Ì¿É°ïÖúIC¹¤³Ìʦ½øÒ»²½È«ÃæÏµÍ³µØÀí½âICÉè¼Æ¸ÅÄîÓë·½·¨¡£Åàѵ½«²ÉÓÃSynopsysÆóÒµÏà¹ØÁìÓòµÄÅàѵ½Ì²Ä£¬Åàѵ·½Ê½ÒÔ½²¿ÎºÍʵÑé´©²å½øÐС£Synopsys Formality;Synopsys Prime Time 1£»Synopsys Prime Time 2£»TetraMAX 1£»TetraMAX 2: DSMTest ATPG |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D10 |
Synopsys App±ØÓ®nn699net-±ØÓ®nn699net£¨Ï£© |
DFT Compiler 1;HSPICE Essentials;HSPICE Advanced Topics;Design Compiler 1;Lynx Design System;Specman Elite Basics for Verification Environment Users |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D11 |
¼¯³Éµç·°æÍ¼Éè¼ÆÊ¦ÖС¢¸ß¼¶±ØÓ®nn699net-±ØÓ®nn699net |
¼¯³Éµç·¹¤ÒÕÖÆÔì;¼¯³Éµç·Éè¼ÆEDAApp;оƬÎïÀí½á¹¹·ÖÎö;°æÍ¼±à¼;Âß¼·ÖÎö;ÎïÀíÑéÖ¤;оƬÎïÀí½á¹¹·ÖÎö;°æÍ¼±à¼ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D12 |
CPUÔ´´úÂë·ÖÎöÓëоƬÉè¼Æ¼°LinuxÒÆÖ² |
È«ÃæÏµÍ³µØ½²½âÁËCPUµÄоƬÉè¼Æ¼¼Êõ¡£ÊéÖÐÏêϸ·ÖÎöÁË¿ª·ÅÔ´´úÂë32λRISC CPU£¨or1200£©µÄÔ´´úÂë¡¢±àÒëÆ÷µÄÒÆÖ²¡¢Linux²Ù×÷ϵͳµÄÒÆÖ²£¬ÏÈÈÝÁËCPUÔ´´úÂëÔÚFPGAÉϵÄʵÏÖ·½·¨£¬ËµÃ÷ÁËCPUоƬµÄÈ«¶¨ÖÆÉè¼Æ·½·¨¡£ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D13 |
¾Û½¹Àë×ÓÊø£¨FIB£©¼¼ÊõÔÚоƬÉè¼Æ¼°¼Ó¹¤¹ý³ÌÖеÄÓ¦Óà |
¾Û½¹Àë×ÓÊø£¨FIB£©¼¼ÊõÔÚоƬÉè¼Æ¼°¼Ó¹¤¹ý³ÌÖеÄÓ¦Óà |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D14 |
SpringSof/tLakerÄ£ÄâÓë»ìºÏÐźŰæÍ¼Éè¼ÆÅàѵ |
SpringSof/tLakerÄ£ÄâÓë»ìºÏÐźŰæÍ¼Éè¼ÆÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D15 |
ÏȽøICÉè¼Æ¼¼Êõ±ØÓ®nn699net-±ØÓ®nn699net |
ÏȽøICÉè¼Æ¼¼ÊõÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D16 |
CadenceÄÉÃ×¼¯³Éµç·Éè¼ÆÐ¼¼Êõ±ØÓ®nn699net-±ØÓ®nn699net |
CadenceÄÉÃ×¼¯³Éµç·Éè¼ÆÐ¼¼Êõ±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D17 |
¼¯³Éµç·Éè¼ÆÑéÖ¤ÓëʧЧ·ÖÎö°¸Àý |
¼¯³Éµç·Éè¼ÆÑéÖ¤ÓëʧЧ·ÖÎö°¸Àý |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D18 |
IC°æÍ¼Éè¼ÆÖÐEDA¹¤¾ß¶¨ÖÆÓ¦Óà |
IC°æÍ¼Éè¼ÆÖÐEDA¹¤¾ß¶¨ÖÆÓ¦Óà |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D19 |
IC ²âÊÔ±ØÓ®nn699net-±ØÓ®nn699net |
IC ²âÊÔÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D20 |
¼¯³Éµç·Éè¼ÆÓëÑéÖ¤£¨Ä£¿é£©±ØÓ®nn699net-±ØÓ®nn699net |
²ÉÓÃICÉè¼ÆÀíÂÛÓëÉè¼ÆÊµÀýÏà½áºÏµÄ·½·¨£¬½²ÊÚICÉè¼ÆÓë·ÂÕæ¡¢°æÍ¼Éè¼ÆÓëÑéÖ¤µÄÍêÕûÈ«¶¨ÖƼ¯³Éµç·Éè¼ÆÁ÷³Ì£¬°üÀ¨Cadence Spectre-RF£¬ADE£¬AMSºÍVirtuosoÉè¼Æ»·¾³£¬CadenceÓëICÖÆÔì³§É̵ŤÒÕ¿âÅäºÏµÈÅàѵÓëÉÏ»úʵϰ¡£½²ÊÚÉîÑÇ΢Ã×¼¯³Éµç·¹¤ÒÕÓëÆ÷¼þ£¬CMOS»ù±¾µ¥ÔªºÍʱÐòµç·µÄÉè¼ÆÓëʵÀý£¬É䯵¼¯³Éµç·£¨RFIC£©Éè¼ÆÏà¹ØµÄ»ù±¾³£Ê¶£¬ÎÞÏßͨÐÅϵͳÊÕ·¢ÐÅ»ú½á¹¹£¬RFIC»ù±¾¹¦ÄÜÄ£¿éLNA¡¢MixerºÍVCOµÈµÄÉè¼Æ·½·¨£¬RFICÉè¼ÆÊµÀý¡£½²ÊÚ»ùÓÚCadenceƽ̨µÄÈ«¶¨ÖÆICÉè¼ÆÁ÷³Ì£¬°üÀ¨ÔÀíͼ·ÂÕæ¡¢°æÍ¼Éè¼ÆºÍ°æÍ¼ÑéÖ¤¡£ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D21 |
Cadence Silicon Ensemble×Ô¶¯²¼¾Ö²¼ÏßÓëVCS·ÂÕæ |
Cadence Silicon Ensemble×Ô¶¯²¼¾Ö²¼ÏßÓëVCS·ÂÕæ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D22 |
Synopsys Chip SynthesisÉè¼ÆÂß¼×ÛºÏÓëDFT CompilerÅàѵ |
Synopsys Chip SynthesisÉè¼ÆÂß¼×ÛºÏÓëDFT CompilerÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D23 |
Synopsys Prime Time¾²Ì¬Ê±Ðò·ÖÎöÓëModelSim¸ß¼¶·ÂÕæÅàѵ |
Synopsys Prime Time¾²Ì¬Ê±Ðò·ÖÎöÓëModelSim¸ß¼¶·ÂÕæÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D24 |
PrimeRailÅàѵ |
PrimeRailÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ì죻
30ѧʱ |
D25 |
¡°IC°æÍ¼Ô±¡±±ØÓ®nn699net-±ØÓ®nn699net |
¡°IC°æÍ¼Ô±¡±Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D26 |
¼¯³Éµç·ǰ¶Ë¼°ºó¶ËÉè¼Æ
|
¼¯³Éµç·ǰ¶Ë¼°ºó¶ËÉè¼Æ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D27 |
оƬÉè¼Æ¡¢ÊµÏÖÓëFPGAÑéÖ¤ |
оƬÉè¼Æ¡¢ÊµÏÖÓëFPGAÑéÖ¤ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D28 |
µç·Éè¼Æ
|
µç·Éè¼Æ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D29 |
Cadence IC61µÄÊýÄ£»ìºÏµç·±ØÓ®nn699net-±ØÓ®nn699net |
candence IC61µÄÊýÄ£»ìºÏµç·±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D30 |
»ìºÏÐźÅICÉè¼ÆÁ÷³ÌÅàѵ |
»ìºÏÐźÅICÉè¼ÆÁ÷³ÌÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D31 |
Ä£Ä⼯³Éµç·°æÍ¼Éè¼ÆÅàѵ |
Ä£Ä⼯³Éµç·°æÍ¼Éè¼ÆÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D32 |
Modelsim¸ß¼¶µ÷ÊÔ¼¼ÊõÅàѵ |
Modelsim¸ß¼¶µ÷ÊÔ¼¼ÊõÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D33 |
Incisive¹¦ÄÜÑéÖ¤Åàѵ |
Incisive¹¦ÄÜÑéÖ¤Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D34 |
ÀûÓÃFPGA AdvantageÉè¼Æ¿É±à³ÌÆ÷¼þ Åàѵ |
ÀûÓÃFPGA AdvantageÉè¼Æ¿É±à³ÌÆ÷¼þ Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D35 |
Calibre ÎïÀíÑéÖ¤ Åàѵ |
Calibre ÎïÀíÑéÖ¤ Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D36 |
The advanced design flow for Nanometer analog applications |
The advanced design flow for Nanometer analog applications |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D37 |
SystemVerilog AssertionsÅàѵ |
SystemVerilog AssertionsÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D38 |
SystemVerilog Testbench Åàѵ |
SystemVerilog Testbench Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D39 |
Low-Power ImplementationÅàѵ |
Low-Power ImplementationÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D40 |
PT£SI Åàѵ |
PT£SI Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D41 |
Design Compiler 1 Åàѵ |
Design Compiler 1 Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D42 |
ASICÎïÀíÑéÖ¤£CalibreÅàѵ |
ASICÎïÀíÑéÖ¤£CalibreÅàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D43 |
TetraMAX? 1 Åàѵ |
TetraMAX? 1 Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D44 |
IC Compiler 1 Åàѵ |
IC Compiler 1 Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D45 |
ConvergenSC Åàѵ |
ConvergenSC Åàѵ |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D46 |
Custom Designer±ØÓ®nn699net-±ØÓ®nn699net |
Custom Designer±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D47 |
DFT Compiler±ØÓ®nn699net-±ØÓ®nn699net |
DFT Compiler±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D48 |
FineSim Essentials±ØÓ®nn699net-±ØÓ®nn699net |
FineSim Essentials±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D49 |
Formality±ØÓ®nn699net-±ØÓ®nn699net
|
Formality±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D50 |
IC Compiler 2-CTS±ØÓ®nn699net-±ØÓ®nn699net |
IC Compiler 2-CTS±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D51 |
Low Power Flow HLD (Front End)±ØÓ®nn699net-±ØÓ®nn699net |
Low Power Flow HLD (Front End)±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D52 |
SystemVerilog Testbench±ØÓ®nn699net-±ØÓ®nn699net |
SystemVerilog Testbench±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D53 |
SystemVerilog VMM±ØÓ®nn699net-±ØÓ®nn699net |
SystemVerilog VMM±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |
D54 |
TetraMAX 2-OSM testATPG±ØÓ®nn699net-±ØÓ®nn699net |
TetraMAX 2-OSM testATPG±ØÓ®nn699net-±ØÓ®nn699net |
2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡) |
5Ìì;
30ѧʱ |