¿Î³Ì±³¾° |
|
ƬÉϿɱà³Ìϵͳ£¨System On Programmable Chip£¬SOPC£©ÒѾ³ÉΪǶÈëʽϵͳµÄ·¢Õ¹·½Ïò¡£±¾ÊéÏÈÈÝ»ùÓÚÔ´´úÂ뿪·ÅµÄOpenRisc1200£¨ÒÔϼò³ÆOR1200£©ÈíºË´¦ÀíÆ÷µÄSOPCÉè¼Æ·½·¨¡£±¾Êé·ÖΪÁ½²¿·Ö£¬µÚÒ»²¿·ÖÏÈÈÝOR1200ÈíºË´¦ÀíÆ÷µÄ¼Ü¹¹ºÍÅäÖá¢Wishbone×ÜÏߵıê×¼¼°OR1200ÈíºË´¦ÀíÆ÷ÈíÓ²¼þ¿ª·¢»·¾³µÄ½¨Á¢£»µÚ¶þ²¿·ÖÒÔ¾ßÌåʵÀý˵Ã÷ÈçºÎʹÓÃOR1200ÈíºË´¦ÀíÆ÷Íê³ÉǶÈëʽÉè¼Æ£¬ÆäÖаüÀ¨£ºµ÷ÊÔ½Ó¿ÚµÄʵÏÖ¡¢OR1200¿ØÖÆƬÄÚ´æ´¢Æ÷ºÍI£¯O¡¢´®¿Ú¡¢SDRAM¡¢Íⲿ×ÜÏß¡¢ÒÔÌ«Íø¡¢LCD¼°SRAM£»ÁíÍ⻹ÏÈÈÝÈçºÎÔÚOR1200ÉÏÔËÐÐǶÈëʽLinux£¬²¢Õë¶ÔµÚ¶þ²¿·Ö¸ø³ö²¿·ÖÔ´´úÂë¡£ |
|
ÅàÑø¶ÔÏó |
|
¾ß±¸Ò»Äê×óÓÒµÄFPGAϵͳ»òÕßÓ²¼þϵͳ¿ª·¢Éè¼Æ¾ÑéµÄ¹¤³Ìʦ£¬»òÕß¾ßÓÐÒ»¶¨»ù´¡µÄµç×ÓÀàרҵµÄ´óѧÉúºÍÑо¿Éú£¬¶ÔSOPC»òOR1200ÈíºË´¦ÀíÆ÷¸ÐÐËȤµÄ¡£ |
|
.Èë.ѧ.Òª.Çó. |
|
ѧԱѧϰ±¾¿Î³ÌÓ¦¾ß±¸ÏÂÁлù´¡³£Ê¶£º
¡ôÒѾ²Î¼Ó¹ýFPGAÓ¦ÓÃÉè¼Æ³õ¼¶°àµÄѧϰ£¬»òÕßÁ˽âFPGAµÄ¿ª·¢Éè¼ÆÁ÷³Ì£»
¡ô¾ß±¸Ò»¶¨µÄFPGAÉè¼Æ»ù´¡£¬ÊìϤVHDL»òÕßVerilog
HDLÓïÑÔ¡£
¡î×¢ÖØÖÊÁ¿
¡î±ß½²±ßÁ·
¡îºÏ¸ñѧԱÃâ·ÑÍƼö¹¤×÷
¡ïʵÑéÉ豸Çëµã»÷Õâ¶ù²é¿´¡ï |
|
.°à.¼¶.¹æ.Ä£.¼°.»·.¾³ |
|
¼á³ÖС°àÊڿΣ¬Îª±£Ö¤ÅàѵЧ¹û£¬Ôö¼Ó»¥¶¯»·½Ú£¬Ã¿ÆÚÈËÊýÏÞ3µ½5ÈË¡£ |
|
ʱ¼äµØµã |
ÉϿεص㣺¡¾ÉϺ£¡¿£ºÍ¬¼Ã´óѧ(»¦Î÷)/гǽð¿¤ÉÌÎñÂ¥(11ºÅÏß°×Òø·վ) ¡¾ÉîÛÚ·Ö²¿¡¿£ºÓ°Æ¬´óÏÃ(µØÌúÒ»ºÅÏß´ó¾çÔºÕ¾)/ÉîÛÚ´óѧ³É½ÌÔº ¡¾±±¾©·Ö²¿¡¿£º±±¾©ÖÐɽѧԺ/¸£öδóÂ¥ ¡¾ÄϾ©·Ö²¿¡¿£º½ð¸Û´óÏÃ(ºÍÑà·) ¡¾Î人·Ö²¿¡¿£º¼ÑÔ´´óÏ㨸ßжþ·£© ¡¾³É¶¼·Ö²¿¡¿£ºÁì¹ÝÇø1ºÅ£¨ÖкʹóµÀ£© ¡¾ÉòÑô·Ö²¿¡¿£ºÉòÑôÀí¹¤´óѧ/ÁùÕ¬ÕéÆ· ¡¾Ö£ÖÝ·Ö²¿¡¿£ºÖ£ÖÝ´óѧ/½õ»ª´óÏà ¡¾Ê¯¼Òׯ·Ö²¿¡¿£ººÓ±±¿Æ¼¼´óѧ/Èð¾°´óÏà ¡¾¹ãÖÝ·Ö²¿¡¿£º¹ãÁ¸´óÏà ¡¾Î÷°²·Ö²¿¡¿£ºÐͬ´óÏÃ
½ü¿ª¿Îʱ¼ä(ÖÜÄ©°à/Á¬Ðø°à/Íí°à£©£ºOpenRisc°à¿ª¿Î£º2023Äê10ÔÂ16ÈÕ..(»¶ÓÄú´¹Ñ¯£¬ÊÓ½ÌÓýÖÊÁ¿ÎªÉúÃü£¡)
±¾¿Î³ÌÿÆÚ°àÏÞ¶î5Ãû£¬±¨Âú¼´Í£Ö¹±¨Ãû£¬ÇëÌáÇ°ÔÚÏß»òµç»°Ô¤Ô¼
|
|
ѧʱºÍ·ÑÓà |
¡¡ ¡î×ÊÉ³ÌʦÊÚ¿Î
|
|
РÓÅ »Ý ´ë Ê© |
| ¡¡¡¡¡¡¡ôÍÅÌ屨ÃûÓŻݴëÊ©£ºÁ½ÈË95ÕÛÓŻݣ¬ÈýÈË»òÈýÈËÒÔÉÏ9ÕÛÓÅ»Ý ¡£×¢Ò⣺ÔÚ¶ÁѧÉúƾѧÉúÖ¤£¬¼´Ê¹Ò»¸öÈËÒ²ÓÅ»Ý500Ôª¡£
|
|
.ÖÊ.Á¿.±£.ÕÏ. |
|
1¡¢Åàѵ¹ý³ÌÖУ¬ÈçÓв¿·ÖÄÚÈÝÀí½â²»Í¸»òÏû»¯²»ºÃ£¬¿ÉÃâ·ÑÔÚÒÔºó±ØÓ®nn699net-±ØÓ®nn699netÖÐÖØÌý£»
2¡¢Åàѵ½áÊøºóÃâ·ÑÌṩ°ëÄêµÄ¼¼ÊõÖ§³Å£¬³ä·Ö±£Ö¤Åàѵºó³öЧ¹û£»
3¡¢ÅàѵºÏ¸ñѧԱ¿ÉÏíÊÜÃâ·ÑÍƼö¾ÍÒµ»ú»á¡£ |
|
ʦ×ÊÍÅ¶Ó |
¡ô¡¾ÕÔÀÏʦ¡¿
FPGA¿Î³Ì½ðÅƽ²Ê¦£¬ÏîÄ¿¾Ñé·Ç³£·á¸»£¬15ÄêFPGA/DSPϵͳӲ¼þ¿ª·¢¹¤×÷¾Ñé¡£ÊìϤÕû¸öEDAÉè¼ÆÁ÷³Ì£¬ÊìÁ·Ê¹ÓÃAlter¡¢Xinlinx,ModelSim¿ª·¢¹¤¾ß£¬¾«Í¨Verilog
HDLÓïÑÔºÍVHDLÓïÑÔ£¬¾«Í¨Nios II EDS/SOPC¡¢¡¢IPºË¡¢PCI PLX 9054Êý¾Ý²É¼¯¿¨µÈ¿ª·¢¡£
¡ô¡¾³ÂÀÏʦ¡¿
×ÊÉîFPGA¿ª·¢¹¤³Ìʦ,FPGAÅàѵ¿Î³Ì½ðÅƽ²Ê¦£¬ÓÐ8ÄêµÄFPGAºÍDSPϵͳӲ¼þ¿ª·¢¾Ñé,½ü4ÄêÀ´Ò»Ö±´ÓÊÂÊÓƵºÍͼÏñ´¦ÀíÁìÓòµÄ¸ßËÙDSPϵͳӲ¡¢AppºÍFPGAϵͳµÄÉè¼ÆºÍ¿ª·¢£¬¾ßÓзdz£·á¸»µÄ¸ßËÙϵͳÉè¼Æ¾Ñ飬¾«Í¨TIÆóÒµµÄC6000ϵÁиßËÙDSPºÍAlteraÆóÒµµÄȫϵÁÐFPGA/CPLD¡£
¸ü¶àʦ×ÊÁ¦Á¿Çë²Î¼ûÊﺣʦ×ÊÍŶӣ¬Çëµã»÷Õâ¶ù²é¿´¡£ |
|
¿Î³Ì½ø¶È°²ÅÅ |
¿Î³Ì´ó¸Ù |
| |
| |
µÚ1²¿·Ö SOPC¼°³£ÓÃÈíºË´¦ÀíÆ÷¸ÅÊö
1.1 ´ÓSoCµ½SOPC
1.3 ³£ÓÃÈíºË´¦ÀíÆ÷¸ÅÊö
1.2.1 LEONϵÁÐ
1.2.2 AlteraÆóÒµµÄNiosII
1.2.3 OpenCores×éÖ¯µÄOpenRiscϵÁÐ
µÚ2²¿·Ö OR1200ÈíºËµÄÅäÖÃ
2.1 OR1200ÈíºËµÄ¼Ü¹¹
2.2 OR1200ÈíºËµÄ×é³É
2.3 OR1200ÈíºËµÄÅäÖÃ
µÚ3²¿·Ö WishboneƬÉÏ×ÜÏß
3.1 Wishbone×ÜÏ߸ÅÊö
3.2 Wishbone×ÜÏßÐźźÍʱÐò
3.2.1 Wishbone×ÜÏßÐźÅ
3.2.2 Wishbone×ÜÏßÑ»·
3.2.3 Wishbone»¥Á¬½Ó¿Ú¡¢½á¹¹¼°¹¤×÷ÔÀí
3.2.4 WishboneÖ÷É豸ºÍ´ÓÉ豸ģÐÍ
µÚ4²¿·Ö App¿ª·¢¹¤¾ßµÄ°²×°ºÍʹÓÃ
4.1 GNU½»²æ±àÒë»·¾³µÄ×é³ÉºÍ½¨Á¢
4.1.1 ½»²æ±àÒë
4.1.2 binutils
4.1.3 GCC
4.1.4 GDB
4.1.5Á´½ÓÃèÊöÎļþ
4.2 makeºÍMakefileµÄʹÓÃ
4.2.1 MakefileµÄ»ù±¾½á¹¹
4.2.2 MakefileµÄ±äÁ¿
4.2.3 Òþº¬¹æÔò
4.2.4 makeµÄÃüÁîÐÐÑ¡Ïî
4.3 ¼ÓÉî¶ÔMakefileµÄÀí½â
4.3.1 »ã±àÓïÑÔ
4.3.2 CÓïÑÔ
4.4 ORlkϵÁÐCPUµÄÌåϵ½á¹¹Ä£ÄâÆ÷orlksim
µÚ5²¿·Ö ƬÄÚ´æ´¢Æ÷ºÍI£¯O¿ØÖÆÆ÷µÄÉè¼Æ
5.1 FPGAÄÚ²¿µÄRAM¿é×ÊÔ´
5.1.1 RAM¿éµÄʹÓÃ
5.1.2 CyelonelIµÄRAM¿é
5.1.3 µ¥¿ÚRAM¿éµÄÃèÊö·½·¨
5.1.4 ¼òµ¥Ë«¿ÚRAM¿éµÄÃèÊö·½·¨
5.1.5 µ¥¿ÚROM¿éµÄÃèÊö·½·¨
5.2 I£¯O¿ØÖÆÆ÷µÄ½á¹¹ºÍ¹¦ÄÜ
5.2.1 ͨÓÃI£¯O¿ØÖÆÆ÷
5.2.2 ¼òI£¯O¿ØÖÆÆ÷
5.3 ORP¸ÅÄî¼°Æ䶨Òå
5.4 Éè¼ÆÓëWishbone¼æÈݵÄRAMºÍROMÄ£¿é
5.4.1 RAMÄ£¿é
5.4.2 ROMÄ£¿é
5.5 ¼òI£¯O¿ØÖÆÆ÷¼°×ۺϽá¹û·ÖÎö
5.5.1 ¼òI£¯O¿ØÖÆÆ÷
5.5.2 ×ۺϽá¹û·ÖÎö
5.6 СϵͳµÄ½¨Á¢¡¢±àÒëºÍ·ÂÕæ
5.6.1 СϵͳµÄ½¨Á¢
5.6.2 ±àд³ÌÐò
5.6.3 ·ÂÕæ
µÚ6²¿·Ö Debug½Ó¿ÚµÄʵÏÖ
6.1 JTAGÔÀíºÍ±ê×¼
6.1.1 JTAG¸Å¿ö
6.1.2 »ù±¾µ¥Ôª
6.1.3 ×ÜÌå½á¹¹
6.1.4 TAP״̬»ú
6.1.5 Ó¦ÓÃ
6.2 µ÷ÊÔÄ£¿éµÄ½á¹¹¼°ÆäÓëOR1200µÄÁ¬½Ó·½·¨
6.2.1 DBGI¸Å¿ö
6.2.2 DBGI½á¹¹
6.2.3 I£¯O¶Ë¿Ú
6.2.4 ÄÚ²¿¼Ä´æÆ÷
6.2.5 Á´½á¹¹
6.2.6 δÀ´·¢Õ¹
6.3 DBGIµÄ¼¯³ÉºÍ°å¼¶¹¦ÄÜ·ÂÕæ
6.3.1 DBGIµÄ¼¯³É
6.3.2 °å¼¶¹¦ÄÜ·ÂÕæ
6.4 GDB¡¢JTAG¡¢GDBServer¡¢orlksimµÄ¹¤×÷ÔÀí
6.4.1 GDB
6.4.2 GDBºÍJTAG Server
6.4.3 GDBºÍGDBServer
6.4.4 GDBºÍorlksim
6.4.5 JTAGÐÒé
6.5 ʹÓÃGDBºÍJTAG Server½øÐÐDebug½Ó¿ÚµÄµ÷ÊÔ
6.6 ʹÓÃDDD½øÐпÉÊÓ»¯µ÷ÊÔ
µÚ7²¿·Ö UARTl6550Äں˵ĽṹºÍʹÓÃ
7.1 UARTµÄ¸ÅÄî¡¢¹¦Äܺͷ¢Õ¹
7.2 UARTµÄͨÐÅģʽ¡¢Êý¾Ý¸ñʽºÍÁ÷¿ØÖÆ
7.2.1 ͨÐÅģʽ
7.2.2 Êý¾Ý¸ñʽ
7.2.3 Á÷¿ØÖÆ
7.3 ¹¤Òµ±ê×¼UART 16550
7.3.1 ÌØÐÔ
7.3.2 ½Ó¿ÚºÍ½á¹¹
7.3.3 ¼Ä´æÆ÷
7.4 ¼æÈÝ16550µÄUART IP Core
7.5 OR1200µÄÒì³£ºÍÍⲿÖжϴ¦Àí
7.6 ¼¯³É´øÓÐUARTµÄϵͳ
7.6.1 ¼¯³É
7.6.2 ±à³Ì
7.7 ·ÂÕæ´øÓÐUARTµÄϵͳ
7.8 ÑéÖ¤´øÓÐUARTµÄϵͳ
µÚ8²¿·Ö SDRAMµÄʱÐòºÍ¿ØÖÆÆ÷
8.1 SRAMÓëDRAM
8.1.1 SRAM
8.1.2 IS61LV25616
8.1.3 DRAM
8.1.4 SRAMºÍDRAM±È½Ï
8.2 SDRAMµÄÄÚ²¿½á¹¹ºÍ¿ØÖÆʱÐò
8.2.1 ½á¹¹
8.2.2 ÃüÁîºÍ³õʼ»¯
8.2.3 ģʽ¼Ä´æÆ÷
8.2.4 BankÐ줻î
8.2.5 ¶Á£¯Ð´Ê±Ðò
8.2.6 ×Ô¶¯Ë¢ÐÂ
8.3 SDRAM¿ØÖÆÆ÷wb_sdram
8.4 ¼¯³ÉºÍ·ÂÕæ´æ´¢ÏµÍ³
8.4.1 ´æ´¢Æ÷Ä£ÐÍ
8.4.2 system_sdram.v
8.4.3 ar2000_sdram.v
8.4.4 ar2000_sdram_bench.v
8.4.5 ½á¹¹
8.4.6 ·ÂÕæ
8.5 ÑéÖ¤´æ´¢ÏµÍ³
µÚ9²¿·Ö ÍⲿÒì²½×ÜÏß¿ØÖÆÆ÷µÄÉè¼Æ
9.1 Òì²½×ÜÏß¿ØÖÆÆ÷µÄ½á¹¹ºÍ¹¦ÄÜ
9.1.1 Òì²½×ÜÏßµÄ×é³É
9.1.2 Òì²½×ÜÏߵĶÁ£¯Ð´Ê±Ðò
9.2 ±àдÒì²½×ÜÏß¿ØÖÆÆ÷
9.2.1 ±àд´úÂë
9.2.2 I£¯O¶Ë¿Ú
9.3 Òì²½×ÜÏß¿ØÖÆÆ÷µÄ·ÂÕæ
9.4 ¼¯³ÉºÍ·ÂÕæ´æ´¢ÏµÍ³
9.4.1 ´æ´¢Æ÷Ä£ÐÍ
9.4.2 system_eabus.v
9.4.3 ar2000_eabus.v
9.4.4 ar2000_eabus_bench.v
9.4.5 ½á¹¹
9.4.6 ±à³Ì
9.4.7 ·ÂÕæ
µÚ10²¿·Ö ORPMonµÄ¹¦ÄܺÍʵÏÖ
10.1 CÓïÑÔº¯Êý½Ó¿Ú
10.1.1 ¼Ä´æÆ÷ʹÓÃ
10.1.2 ¶ÑÕ»Ö¡
10.1.3 ²ÎÊý´«µÝºÍ·µ»ØÖµ
10.2 ORPMonµÄ»ù±¾¹¦Äܼ°ÆäʵÏÖ·½·¨
10.2.1 ORPMon
10.2.2 ORPMon»ù±¾¹¤×÷ÔÀí
10.2.3 ÌØÊ⹦ÄܼĴæÆ÷²Ù×÷
10.3 ORPMonµÄÒÆÖ²
10.3.1 Ô´´úÂë
10.3.2 Á´½ÓÎļþ
10.4 ORPMonµÄ·ÂÕæ
10.5 ORPMonµÄÔËÐÐ
10.6 ʹÓÃFlashÔËÐÐORPMon
µÚ11²¿·Ö ÒÔÌ«Íø¿ØÖÆÆ÷µÄ½á¹¹ºÍLinuxÇý¶¯
11.1 ÒÔÌ«ÍøµÄCSMA£¯CDÔÀíºÍMII½Ó¿Ú
11.1.1 CSMA£¯CD
11.1.2 MII½Ó¿Ú
11.1.3 CSMA£¯CDµÄÖ¡½ÓÊպͷ¢Ë͹ý³Ì
11.2 OpenCoresµÄÒÔÌ«Íø¿ØÖÆÆ÷
11.2.1 ÒÔÌ«Íø¿ØÖÆÆ÷¸Å¿ö
11.2.2 ÒÔÌ«Íø¿ØÖÆÆ÷µÄ½Ó¿Ú
11.2.3 ÒÔÌ«Íø¿ØÖÆÆ÷µÄ¼Ä´æÆ÷
11.2.4 »º³åÃèÊö·û
11.3 ÒÔÌ«Íø¿ØÖÆÆ÷µÄÄÚ²¿½á¹¹
11.3.1 ¿ØÖÆÆ÷×ÜÌå½á¹¹
11.3.2 MII¹ÜÀíÄ£¿é
11.3.3 ½ÓÊÕÄ£¿é
11.3.4 ·¢ËÍÄ£¿é
11.3.5 ¿ØÖÆÄ£¿é
11.3.6 ״̬ģ¿é
11.3.7 ¼Ä´æÆ÷Ä£¿é
11.3.8 Wishbone½Ó¿ÚÄ£¿é
11.4 ǶÈëʽLinux¸Å¿ö
11.5 ¶ÔLinux½øÐÐÅäÖá¢Ð޸ġ¢±àÒë¡¢ÏÂÔغÍÔËÐÐ
11.6 ʹÓÃ0RPMonÆô¶¯Linux
11.6.1 Éè¼Æ¿ÉÒÔÆô¶¯LinuxµÄORPMon
11.6.2 ¹Ì»¯Linux
11.7 ¼¯³ÉÒÔÌ«Íø¿ØÖÆÆ÷
11.7.1 system_eth.v
11.7.2 ar2000_eth.v
11.7.3ÑéÖ¤ÒÔÌ«Íø¿ØÖÆÆ÷
µÚ12²¿·Ö LCD¿ØÖÆÆ÷µÄʹÓÃ
12.1 OpenCoresµÄVGA£¯LCD¿ØÖÆÆ÷
12.2 VGA£¯LCD¿ØÖÆÆ÷µÄ½Ó¿ÚÓë¼Ä´æÆ÷
12.2.1 VGA£¯LCD¿ØÖÆÆ÷µÄ½Ó¿Ú
12.2.2 VGA£¯LCD¿ØÖÆÆ÷µÄ¼Ä´æÆ÷
12.3 VGA£¯LCD¿ØÖÆÆ÷µÄʹÓ÷½·¨
12.3.1 ÊÓƵʱÐò
12.3.2 ÏñËØÉ«²Ê
12.3.3 ´ø¿íÐèÇó
12.4 ¼¯³ÉºÍ·ÂÕæVGA£¯LCD¿ØÖÆÆ÷
12.5 ÑéÖ¤VGA£¯LCD¿ØÖÆÆ÷
µÚ13²¿·Ö SBSRAMµÄʱÐòºÍ¿ØÖÆÆ÷Éè¼Æ
13.1 SBSRAM¿ØÖÆÆ÷µÄ½á¹¹ºÍ¹¦ÄÜ
13.1.1 SBSRAMµÄ¸ÅÄî
13.1.2 SBSRAM¿ØÖÆÆ÷µÄ¶Á£¯Ð´²Ù×÷ºÍʱÐò
13.2 ±àдSBSRAM¿ØÖÆÆ÷
13.3 SBSRAM¿ØÖÆÆ÷µÄ·ÂÕæ
13.4 ¼¯³ÉSSRAM¿ØÖÆÆ÷
13.4.1 system_ssram.v
13.4.2 ar2000_ssram.v
13.5 ÑéÖ¤SSRAM¿ØÖÆÆ÷ |
|
|
ʵÑ飺
1¡¢or1200 µÄGNU½»²æ±àÒë»·¾³µÄ×齨
2¡¢×ÜÏßʵÑé
3¡¢Ò»²½Ò»²½½¨Á¢32λCPU or1200
4¡¢Modelsim·ÂÕæʵÑé
4¡¢Modelsim·ÂÕæʵÑé |
849322415
×ܲ¿ÀîÀÏʦ
